Les fabricants de DRAM adoptent des transistors 3D pour réduire les coûts de la photolithographie EUV
Les technologies de processus utilisées pour fabriquer des puces de mémoire DRAM nécessitent l’utilisation de la lithographie EUV à mesure que les transistors deviennent plus petits. Actuellement, Samsung et SK hynix utilisent EUV pour quelques couches, ce qui est coûteux. Pour rendre EUV considérablement moins cher, les fabricants de DRAM devront adopter des transistors tridimensionnels et de nouvelles structures de DRAM, a déclaré un chercheur de SK hynix lors d’une conférence de l’industrie, selon les rapports de The Elec.
La course à la miniaturisation
Les fabricants de DRAM s’efforcent constamment de rendre leurs cellules de mémoire aussi petites que possible et de rendre leurs IC aussi petits que possible pour être plus compétitifs. Pour ce faire, ils adoptent généralement de nouvelles technologies de processus et, de temps en temps, de nouvelles structures de cellules de DRAM (environ une fois par décennie). Aujourd’hui, les DRAM utilisent une conception de cellule 6F^2 (6F2), qui utilise des transistors tridimensionnels FinFET depuis plus d’une décennie. Mais préserver les cellules 6F^2 et les transistors simples avec EUV ne semble pas aussi fructueux que prévu, selon le chercheur de SK hynix Seo Jae Wook, qui a pris la parole lors d’un événement de l’industrie.
Le futur des DRAM
Il indique qu’avec des transistors à canal vertical (VCT) ou DRAM 3D, ‘le processus peut être conçu pour réduire de moitié le coût du processus EUV’. SK hynix se prépare à combiner VCT et une conception de cellule 4F^2 pour créer des DRAM ultra-denses, mais le fabricant de mémoire n’a pas confirmé publiquement ces plans. Les DRAM utilisant des VCT et une conception de cellule 4F^2 devraient commencer à apparaître vers 2027-2028.
Tokyo Electron prévoit que pour produire ces DRAM VCT, les fabricants de mémoire devront adopter de nouveaux matériaux pour les condensateurs et les lignes de bits. En parallèle, Samsung prévoit d’implémenter une technologie de processus de DRAM empilée au début des années 2030, ce qui augmentera encore la densité de ses dispositifs de mémoire au cours de la prochaine décennie.
Source : www.tomshardware.com
