Les dernières avancées d’Intel en 2D transistor tech et packaging breakthroughs
Aujourd’hui, l’équipe de recherche sur la technologie de fonderie d’Intel a annoncé des avancées technologiques dans la technologie des transistors 2D utilisant des matériaux au-delà du silicium, les interconnexions de puce et la technologie d’emballage, entre autres. La société dévoilera ses recherches dans sept de ses propres documents, ainsi que dans deux autres documents en collaboration avec des partenaires industriels tels que l’imec, lors de la conférence IEEE International Electron Devices Meeting (IEDM) 2024.
Avancées dans la technologie des interconnexions
À mesure que les transistors diminuent de taille, les fils (interconnexions) qui les relient doivent également diminuer. Le cuivre est le matériau de choix pour les milliards de fils à l’échelle nanométrique qui transportent l’énergie et les données à l’intérieur de la puce dans une grille 3D complexe. Cependant, la capacité à réduire ces fils microscopiques atteint ses limites, et la plupart des alternatives ne conviennent pas à la fabrication à grande échelle.
Tout comme un fil de cuivre standard que vous utilisez à la maison pour vos appareils électriques, les fils qui transportent les électrons entre les transistors ont besoin d’un isolant, dans ce cas, un revêtement diélectrique, pour empêcher les électrons d’aller là où ils ne devraient pas. Cependant, les fils nécessitent également une barrière pour prévenir la diffusion du cuivre qui pourrait contaminer le diélectrique.
Avancées dans les transistors Gate-All-Around (GAA)
Le RibbonFET d’Intel est le premier nouveau design de transistor depuis l’arrivée du FinFET il y a plus de 13 ans. Il s’agit du premier transistor à grille tout autour (GAA) d’Intel, faisant ses débuts avec les nœuds 20A et 18A. Il présente des nanofeuilles empilées entièrement entourées d’une grille, par opposition aux nageoires entourées de trois côtés utilisées pour le FinFET.
Avancées dans l’emballage
La nouvelle technologie Selective Layer Transfer (SLT) d’Intel permet de fixer une plaque entière de puces à une autre plaque à des vitesses extrêmement élevées. Intel affirme que le SLT permet une augmentation de 100 fois du débit pour le processus d’assemblage puce à puce.
Source : www.tomshardware.com
